混合信号IC设计工程师

硕士及博士 | 2人 | 上海

岗位职责：

1. 对常见模块如Decimation Filter、Async FIFO、SPI、UART等，采用Verilog\VHDL进行设计、仿真、验证及物理实现；

2. FPGA 上的原型系统验证以及调试；

3. 协助数字后端工程师完成RTL2GDS的交付过程。

1. 硕士或博士毕业，电子或微电子相关专业；

2. 熟悉Verilog、VHDL等RTL语言及数字模块的设计方法；熟悉数字验证方法学及SystemVerilog/SystemC等语言；

3. 熟悉EDA数字设计工具，如VCS、Verdi等；

4. FPGA 的上手经验；

5. 熟悉tcl、python、perl等脚本开发的优先考虑；

6. 对DC、ICC2、FM、STAR等后端设计工具有一定了解的加分。

面议；优秀者可加入公司长期激励计划中。

contactus@cyzur.com